#author("2020-03-18T08:34:05+00:00","","")
VDEC北陸支部では、北陸地域のVDECユーザが設計資産を共有するため、試作支援を利用して試作されたチップの設計データの提供をお願いしています。ここでは、設計データの仕様概要のみを掲載しますので、詳細仕様および設計データの提供については、概要ドキュメントに記載の連絡先に直接お問い合わせください。
----

&br;
|登録番号|概要ドキュメント|提供|データ種別|
|001|&ref(iobuf_spec.pdf,,アナログ/ディジタルIOバッファ);|金沢大学実践的LSI設計技術教育運営委員会|Cadence IC5, Cadence IC6, GDS-II|
|002|&ref(ioopt_spec.pdf,,アナログ/ディジタルIOバッファ・オプションパーツ);|金沢大学集積回路工学研究室|Cadence IC6, GDS-II|
|003|&ref(spec_esr2010-1.pdf,,ラジカルセンサ vol.1);&ref(spec_esr2010-2.pdf,,vol.2);&ref(spec_esr2010-3.pdf,,vol.3);&ref(spec_esr2010-4.pdf,,vol.4);|金沢大学集積回路工学研究室|Cadence IC6|
|004|&ref(spec_ATS2010.pdf,,触覚センサ);, &ref(meas_ATS2010.pdf,,注意書);|金沢大学集積回路工学研究室|Cadence IC6|
|005|&ref(comp.pdf,,ラッチトコンパレータ);|金沢大学実践的LSI設計技術教育運営委員会|Cadence IC5, Cadence IC6, GDS-II|
|006|&ref(osdac2.pdf,,2次オーバサンプリングDAC);|金沢大学集積回路工学研究室|VerilogHDL|
|007|&ref(ogpic_2003.pdf,,PIC16F84互換MCU/プログラムROM内蔵版);|金沢大学集積回路工学研究室|VerilogHDL|
|008|&ref(ogpic_2004.pdf,,PIC16F84互換MCU/プログラムROM外付け版);|金沢大学集積回路工学研究室|VerilogHDL|
|009|&ref(dcomp.pdf,,ダイナミックコンパレータ);|金沢大学集積回路工学研究室|Cadence IC6, GDS-II, Verilog-A|
|010|&ref(merl_pad_spec.pdf,,PADパターンライブラリ);|金沢大学集積回路工学研究室|Cadence IC6|
|011|&ref(merl_d_spec.pdf,,ディジタル回路ライブラリ);|金沢大学集積回路工学研究室|Cadence IC6|
|012|&ref(analog_a14_spec.pdf,,基本アナログ回路ライブラリ);|金沢大学実践的LSI設計技術教育運営委員会|Cadence IC5, Cadence IC6, GDS-II|
|013|&ref(stcell33v_spec.pdf,,3.3Vスタンダードセル);|金沢大学実践的LSI設計技術教育運営委員会|Cadence IC5, Cadence IC6, GDS-II|
トップ   編集 差分 バックアップ 添付 複製 名前変更 リロード   新規 一覧 単語検索 最終更新   ヘルプ   最終更新のRSS